详解 Cascode SiC JFET 在 LLC 拓扑中的应用：死区时间控制及损耗优化方法

“ 共源共栅碳化硅结型场效应晶体管（Cascode SiC JFET，简称 CJFET）兼具高耐压、低导通损耗、开关速度快及栅极电荷低（0−12 V 栅极驱动）等优势，在 LLC 谐振变换器中极具应用潜力。
”

共源共栅碳化硅结型场效应晶体管（Cascode SiC JFET，简称 CJFET）兼具高耐压、低导通损耗、开关速度快及栅极电荷低（0−12 V 栅极驱动）等优势，在 LLC 谐振变换器中极具应用潜力。然而，其关断时较高的电压变化率（dv/dt）易激发持续振铃，导致电压过冲、电磁干扰（EMI），极端情况下甚至引发振荡。尤其在高于谐振频率的工况下，初级侧开关电流往往较大（例如 750 V 器件可达 30 A 以上），该问题更为突出。

本手册为 CJFET 用于高频零电压开关（ZVS）应用提供了系统级设计指导。本文将重点介绍外部 Cds对死区时间要求的影响、使用外部 Cds降低功率损耗。

• 外部 Cds对死区时间要求的影响

为了维持 LLC 变换器初级侧开关的零电压导通（ZVS），在施加栅极驱动电压导通器件之前，必须将开关节点处的总电容完全放电。假设在关断瞬态期间开关电流保持恒定，ZVS所需的最小过渡时间Ttr由以下公式给出：

（公式1）

其中， Coss(tr)为功率器件数据手册中规定的时间相关输出电容。如公式 1 所示，外加 Cds会增加所需的最小过渡时间。同样以 NTBT023N075CJ4 为例，根据公式 2 计算得出的有无外加 Cds时所需的最小 Ttr曲线如图 1 所示。为了维持ZVS，死区时间 Tdt必须长于该 Ttr。因此，该曲线给出了栅极控制器生成的 PWM 信号所需死区时间 Tdt的理论最小值。在实际设计中，还需要增加一定的裕量，以应对由以下因素引起的器件栅极信号时序偏移误差：栅极驱动路径延迟不一致、器件在导通与关断栅极电压下的阈值电压差异，以及导通/关断电阻不平衡等。这一裕量的设定是一项系统设计决策，需要综合考量栅极驱动路径的元器件选型、导通/关断栅极电压设置以及 PCB 布局布线等多种因素。

图 1. 不使用和使用不同外部 Cds时维持 ZVS 所需的最小死区时间

沿用上一节的示例，当开关电流为 10 A 且外加 220 pF 的 Cds以控制 dv/dt 时，约 35 ns 的过渡时间 Ttr即已足够。为给器件栅极处的时序容差留出裕量，本应用笔记的测试环境中采用了 75 ns 的死区时间 Tdt。

• 使用外部 Cds降低功率损耗

在许多应用中，LLC变换器需要工作在高于其谐振频率的开关频率下。在这些情况下，开关器件不仅需要关断励磁电流，还需要关断负载电流（折算到初级侧）。由于关断dv/dt随开关电流增大而升高，建议使用RC或纯电容缓冲电路来限制高电流关断工况下的dv/dt。

如果在 LLC 变换器中使用电容缓冲电路（C-snubber）并维持零电压导通（ZVS），则不会产生额外的开关损耗。相反，由于关断瞬态电流被分流至缓冲电路，它还有助于降低开关损耗。关断期间存储在缓冲电路中的能量，会在该开关再次导通前回馈至母线，因此缓冲电容不会产生额外的功率损耗。图 2 的实测波形清晰地说明了这种漏极电流的分流现象。

在关断瞬态期间，部分负载电流（原理图中的 ILoad）被上桥臂和下桥臂的缓冲电容 C1与 C2 分流（即Ics1和 Ics2）。由于这种电流分流，流入器件本身的电流（ IDUT）随之减小。因此，电压与电流的重叠面积减小，关断开关损耗也随之降低。

图2.  波形对比展示了利用缓冲电路实现的关断电流分流